02.04.2024

Kostenloses Technisches Webinar der Reihe FPGA Verification Made Modern

Jetzt anmelden und von dem geballten Wissen der Experten profitieren!

Kostenloses Technisches Webinar – jetzt anmelden!

Introducing Sequential Logic Equivalence Checking (SLEC)

30.04.2024 | 14:00 - 15:00

In diesem Webinar stellt Hans-Jürgen Schwender das Sequential Logical Equivalence Checking (SLEC) als automatischen formalen Verifikationsansatz vor, bei dem Sie kein Expertenwissen benötigen.

Lernen Sie den Unterschied zu Combinatorial LEC kennen und erfahren Sie anhand von Anwendungsfällen für SLEC, wie SLEC hilft, viel Simulationszeit zu sparen.

Zur Anmeldung

Sind auch Sie bereit, ihr FPGA-Design und FPGA-Verifikation auf ein neues Level zu heben ⤴ und innovative Softwarelösungen zu nutzen? 😎

Zu unseren Softwarelösungen

Wir unterstützen Sie in Ihrer Digitalen Transformation – durch innovative Softwarelösungen, durch Consulting und Trainings.

Kontaktieren Sie uns