Ziel: Ökosystem für quelloffene Befehlsarchitektur erweitern Fraunhofer IPMS entwickelt RISC-V Prozessor-IP

Anbieter zum Thema

Fraunhofer-Institut fuer Photonische Mikrosysteme

duagon Germany GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Syslogic GmbH

Basierend auf der offenen RISC-V-Architektur bietet das Fraunhofer IPMS Prozessor-IP an, die auf Embedded-Systeme und Anwendungen wie funktionale Sicherheit im Automobilbereich zielt.

Die quelloffene Befehlsarchitektur mit dem Namen »Reduced Instruction Set Computer V« (RISC-V) wurde mit dem Ziel entworfen, für neue Designs neben der Rechenleistung auch die Energieeffizienz in den Vordergrund zu stellen. So werden kleine, energieeffiziente und gleichzeitig performante Prozessoren ermöglicht. Da die Befehlsarchitektur frei verfügbar ist, können Unternehmen RISC-V-Prozessoren entwerfen, anpassen und implementieren – und so auf spezifische Anforderungen zuschneiden.

Auch das Fraunhofer IPMS hat Prozessor-IP entwickelt, die auf der offenen RISC‑V Befehlsarchitektur basiert. Der EMSA5 ist ein 32-Bit Prozessor mit fünfstufiger Pipeline, der sowohl in Embedded-Systemen als auch in Anwendungen funktionaler Sicherheit wie im Automobilbereich Anwendung findet. Für letzteres verfügt der IP-Core über eine ASIL D ready Zertifizierung nach der ISO 26262.

RISC-V Expertise in Forschungsprojekten

Das Know-How des Entwicklungsteams am Fraunhofer IPMS über das RISC-V Ökosystem wird außerdem in Forschungsprojekten genutzt und weiterentwickelt. So besteht das übergeordnete Ziel des vom BMBF geförderten Projekts TRISTAN darin, das europäische RISC-V-Ökosystem zu erweitern und zu industrialisieren. Dafür soll das Ökosystem um wesentliche Komponenten in industrieller Qualität erweitert werden, die für SoC-Designs in verschiedenen Anwendungsbereichen (z.B. Automobil, Industrie, etc.) verwendet werden können. Der Ansatz umfasst sowohl elektronische Design-Automatisierungswerkzeuge (EDA) als auch den gesamten Software-Stack. So kann gegenüber kommerziellen – meist außereuropäischen – Lösungen eine unabhängige und offene Alternative bereitgestellt und die technologische Souveränität Europas gestärkt werden.

Das Fraunhofer IPMS wird im Projekt mit weiteren Partnern ein Open Source Trace-Modul für embedded RISC-V Prozessoren auf Basis von geeigneten Spezifikationen entwickeln. Diese Trace-IP wird zusammen mit dem RISC-V-Prozessor EMSA5 und einer TSN-fähigen Ethernet-Endpunkt-IP in einen Demonstrator integriert, um störungsfreies Tracing bei gleichzeitiger Nutzung der Schnittstelle durch die Anwenderapplikation auf dem Prozessor zu demonstrieren.

RISC-V Cluster für Edge-Gateway

Im Rahmen des OCTOPUS-Förderprogramms wird im Verbundprojekt ImaB-Edge ein System verteilter Sensorelektronik zur permanenten Überwachung des Zustands der Bausubstanz von Infrastruktur-Bauwerken entwickelt, um eine energieeffiziente und vorausschauende Instandhaltung zu gewährleisten. Das Vorhaben trägt damit zur Sicherheit von Infrastruktur und zu deren kostensparenden Unterhalt bei.

Die Hauptaufgabe des Fraunhofer IPMS ist der Entwurf eines energieeffizienten, flexibel skalierbaren und dennoch sehr performanten Rechenclusters bestehend aus mehreren RISC-V Prozessoren. Das Edge-Gateway dient als autarkes Datenerfassungsmodul für die permanent verbauten Sensor-Edge-Module und als zentrales Schnittstellenmodul für den Betreiber. Mittels künstlicher Intelligenz soll es aktuelles Wissen bereitstellen. Die Erkenntnisse werden zudem mit Werten aus der Vergangenheit fusioniert. Weiter soll das Edge-Gateway auch die Integration von Expertenwissen in das Sensorsystem umsetzen. (cg)

Initiative für Open-Source ISA

RISC-V: Bosch, Infineon, Nordic Semi, NXP und Qualcomm gründen Unternehmen

Architektur

Hocheffiziente Trace-Funktion für RISC-V

(ID:49692693)