Für eigene Mikrocontroller Renesas hat RISC-V-CPU-Kern mit 32-Bit entwickelt

Anbieter zum Thema

duagon Germany GmbH

MicroConsult Microelectronics Consulting & Training GmbH

E.E.P.D. Electronic Equipment Produktion & Distribution GmbH

Der japanische Chiphersteller baut bereits Mikrocontroller mit proprietären CPUs (RX-Familie) und mit Prozessorkernen von Arm (RA-Serie). Bald werden Modelle mit selbst entwickelten 32-Bit-RISC-V-Kernen das eigene Embedded-Processing-Portfolio erweitern.

Um die Open-Source-Befehlssatzarchitektur RISC-V (Instruction Set Architecture, ISA) ist es in den letzten Monaten etwas ruhiger geworden – zumindest in der Berichterstattung. Das heißt aber nicht, dass in den Entwicklungslabors der Hersteller nicht eifrig an darauf basierenden Produkten gefeilt wird. Aktuelles Beispiel: Renesas Electronics. Der japanische Mikrocontrollerspezialist und Halbleiterhersteller hat einen RISC-V-Prozessorkern entwickelt, der mit 32 Bit arbeitet und im eigenen Controller-Portfolio zum Einsatz kommen soll.

Nach eigenen Angaben stellt Renesas „mit Vorsprung in der Branche die erste Generation eines eigenen RISC-V-CPU-Kerns mit 32-Bit vor“ und positioniert sich „als Marktführer im aufstrebenden RISC-V-Markt“. Das ist nicht korrekt. Vielmehr reiht sich das Unternehmen ein in die Reihe der Firmen, die unabhängig 32-Bit-RISC-V-Produkte für den kommerziellen Einsatz entwickeln.

Viele Hersteller setzen bereits auf die offene ISA

Zum Beispiel Andes Technology: Die „AndesCore“-CPU-IP des RISC-V-Entwicklers kommt bereits in vielen kommerziellen Produkte zum Einsatz – darunter 32-Bit-ASSP-Bausteine für Sprach- und Motorsteuerung sowie die 64-Bit-General-Purpose-Mikroprozessoren (MPUs) RZ/Five von Renesas.

FPGA-Anbieter Efinix hatte Anfang 2022 bereits die zweite Generation seines RISC-V-Prozessors Sapphire mit fünfstufiger Pipeline veröffentlicht. Die RISC-V-SoCs von Efinix basieren auf dem VexRiscv-Kern. Dieser Kern ist eine 32-Bit-CPU auf Basis von RISCV32I mit Erweiterungen für Integer (I), Multiplikationen und Divisionen (M), Atomic-Befehlen (A), Gleitkommaoperationen (F) und Double-Precision (D). Diese Erweiterungen I, M, A, F, und D werden im RISC-V-Sprachgebrauch auch unter dem Kürzel G zusammengefasst.

Ein weiterer FPGA-Anbieter, der auf RISC-V setzt, ist Microchip: Die PolarFire-SoC-FPGAs des Herstellers haben ein fünfkerniges, Linux-fähiges Prozessor-Subsystem, das auf der RISC-V-Befehlssatzarchitektur basiert, sowie ein großes, flexibles L2-Speicher-Subsystem. Die Bausteine umfassen 25-k- bis 460-k-Logikelemente und sollen bis zu 50 Prozent weniger Strom aufnehmen als vergleichbare FPGAs.

Auch das Fraunhofer IPMS hat einen 32-Bit-RISC-V-Prozessor entwickelt: Der „EMSA5“ ist mit einer fünfstufigen Pipeline ausgestattet und soll sowohl in Embedded-Systemen als auch in Anwendungen funktionaler Sicherheit etwa im Automobilbereich eingesetzt werden. Dafür verfügt der IP-Core bereits über eine ASIL-D-ready-Zertifizierung nach der ISO 26262.

Renesas: Erster MCU-Hersteller mit eigenem RISC-V-Kern

Was Renesas meint: Als erster Mikrocontrollerhersteller hat man unabhängig einen RISC-V-Kern entwickelt, der im eigenen MCU-Portfolio eingesetzt werden soll. „Während viele MCU-Anbieter in letzter Zeit gemeinsame Investitionsallianzen gebildet haben, um die Entwicklung von RISC-V-Produkten zu beschleunigen, hat Renesas bereits einen neuen RISC-V-Kern selbst entwickelt“, verkündet das Unternehmen.

Damit beziehen sich die Japaner offensichtlich auf die Ankündigung von Bosch, Infineon, Nordic Semi, NXP und Qualcomm. Die fünf Branchengrößen wollen ein in Deutschland ansässiges Joint Venture aufbauen, das die Verbreitung des RISC-V-Ökosystems weltweit vorantreiben soll. Im Fokus steht hier zunächst der Automobilmarkt, später sollen die Bereiche Mobilgeräte und IoT hinzukommen.

Jetzt also Renesas. Dessen neuer RISC-V-CPU-Kern ergänzt das bestehende IP-Portfolio an 32-Bit-Mikrocontrollern (MCUs), darunter die proprietäre RX-Familie sowie die RA-Familie auf Basis der Arm-Cortex-M-Architektur. Nach eigenen Angaben kann „die vielseitige CPU als Hauptanwendungscontroller, als ergänzender Sekundär-Core in SoCs, On-Chip-Subsystemen oder sogar in Deep Embedded ASSPs eingesetzt werden“.

Die RISC-V-CPU von Renesas erreicht nach eigenen Angaben eine Leistung von 3,27 CoreMark/MHz und „übertrifft damit ähnliche Architekturen auf dem Markt“. Sie enthalte Erweiterungen, „die die Leistung verbessern und gleichzeitig die Codegröße reduzieren“. Renesas sieht seine Neuentwicklung als eine offene und flexible Plattform für IoT, Unterhaltungselektronik, Gesundheitswesen und Industriesysteme.

Ausgewählte Kunden erhalten bereits Bausteinmuster, die auf dem neuen Kern basieren. Die Markteinführung seiner ersten RISC-V-basierten MCU und der dazugehörigen Entwicklungstools ist für das erste Quartal 2024 geplant. Weitere Details will der Hersteller derzeit noch nicht preisgeben.

RISC-V-Chips weltweit milliardenfach im Einsatz

Ohne Frage hat die RISC-V-Technik im Hype Cycle längst die „Aufschrei-Phase“ hinter sich gelassen und sich etabliert. Immer mehr darauf basierende Produkte kommen in den Handel. Laut RISC-V Foundation wurden schon mehr als 10 Milliarden Chips damit produziert. Meistens sind dies jedoch simple 32-Bit-Kerne (RV32) für Embedded-Mikrocontroller, die energieeffizient ausreichend Rechenleistung bereitstellen – etwa Festplatten-Controller. Für Hochleistungschips taugt die ISA bislang nur bedingt.

Besonders beliebt ist RISC-V in China. Hier bietet die ISA den Chipherstellern die Möglichkeit, eigene Prozessoren zu entwickeln, ohne Lizenzgebühren an Chipdesigner Arm zahlen zu müssen. Die IP des Marktführers unterliegt zudem in einigen Fällen US-amerikanischen und britischen Exportbeschränkungen, etwa die besonders rechenstarken Neoverse-V-CPUs. Neoverse V fällt unter das Wassenaar-Abkommen – eine multilaterale Vereinbarung, an der 42 Länder beteiligt sind und die verhindern soll, dass Technologien mit doppeltem Verwendungszweck („dual use“) für militärische Zwecke eingesetzt werden. Arm braucht daher eine Ausfuhrgenehmigung der USA und des Vereinigten Königreichs, um die Technologie zu verkaufen. (me)

Wie funktioniert RISC-V? Grundlagen der offenen Befehlssatzarchitektur

Architektur

10 Techniken für kompakten Code in RISC-V-basierten Anwendungen

Analyse

Darum pusht Intel RISC-V mit einer Milliarde US-Dollar

(ID:49822357)