TSMC-Initiative in Japans Halbleiterfertigung TSMC will Berichten zufolge Advanced Packaging nach Japan bringen

Anbieter zum Thema

TSMC Europe B.V.

CSA Group Bayern GmbH

ROHM Semiconductor GmbH

SafeLab GmbH Electronic Component Testing

Mit der japanischen Unternehmenstochter JASM strebt Halbleitergröße TSMC mit Partnern danach, der japanischen Fertigung von Halbleitern Aufschwung zu bringen. Berichten zufolge zieht TSMC in Betracht, Advanced-Packaging-Kapazitäten in Japan zu installieren, was dem Land in dem Bereich Vorschub bringen würde.

Es ist kein Geheimnis, dass Halbleiterhersteller TSMC gemeinsam mit japanischen Partnern und der Regierung der Halbleiterproduktion des Landes einen Aufschwung verpassen will. Im Februar 2024 wurde die erste Produktionsstätte in Kumamoto fertiggestellt und in Betrieb genommen; die zweite soll bis Ende 2027 voll in die Produktion von Chips einsteigen. Überdies gab es Gerüchte, dass TSMC nach einem dritten Standort für die japanische Tochter JASM suche.

Diese Gerüchte erhalten Aufwind. Am 18. März 2024 brachten die Reuters-Autoren Nussey, Potkin und Uranaka einen Bericht, der auf den Aussagen zweier anonymer Quellen aus der Unternehmensumgebung basiert. Die Quintessenz: TSMC wolle Advanced-Packaging-Kapazitäten in Japan schaffen und damit dem Anliegen, Japans Halbleiterfertigung wieder anzukurbeln, weiteres Tempo zu verpassen. Allerdings befänden sich die Überlegungen dazu noch in einer frühen Phase, betonen die nicht genannten Quellen. Finale Entscheidungen wurden diesbezüglich bislang nicht getroffen.

Ein solcher Schritt wäre nicht verwunderlich, denn fortgeschrittene Chip-Verpackungstechniken werden ebenso benötigt wie die Chips selbst; insbesondere mit Blick auf den steigenden Bedarf von KI-Chips. Nicht ohne Grund haben sich die Verantwortlichen von Silicon Box in jüngster Vergangenheit erfolgreich um die Unterstützung der italienischen Regierung bemüht, in Norditalien eine Advanced-Packaging-Foundry zu errichten.

CoWoS in Japan?

Eine Option, so der Bericht von Reuters, wäre eine CoWoS-Facility in Japan hochzuziehen.  „Chip-on-Wafer-on-Substrate“ und bezieht sich auf eine fortschrittliche Verbindungstechnologie in der Halbleiterindustrie. Bei CoWoS werden Chips direkt auf einem Wafer verbunden und anschließend auf einem Substrat montiert. Diese Technologie ermöglicht eine hohe Integration von Chips und bietet eine verbesserte Leistung, geringeren Energieverbrauch und eine kompaktere Bauweise für komplexe Halbleiterbausteine wie System-on-Chips (SoCs) und Grafikprozessoren.

Weil der Bedarf an fortschrittlichen Verpackungstechnologien so hoch ist, hatte TSMC bereits in diesem Monat angekündigt, die Packaging-Kapazitäten in Chiayi, Taiwan zu erhöhen, und zwar mit zwei neuen CoWoS-Anlagen (via Taipei Times). Der Plan mache den Gesamteinsatz des Unternehmens wettbewerbsfähiger und ist eine wichtige Investition, die die Entwicklung und Anwendung von Chips mit künstlicher Intelligenz (KI) kombiniere, wird Taiwans Vize-Premier Cheng Wen-tsan zitiert.

Analysten von Trendforce (via Reuters) gehen allerdings davon aus, dass die Kapazitäten einer CoWoS-Anlage wohl begrenzt wären, weil ein Großteil der aktuellen CoWoS-Kunden in den USA ansässig sei. Mitbewerber des Halbleiter-Markts investieren bereits in Advanced-Packaging in Japan. Ende 2023 war bekannt geworden, dass Samsung mehrere Millionen Euro in eine Advanced-Packaging-Research-Facility bei Yokohama steckt. Auch heißt es, dass die Verantwortlichen von Intel Ähnliches beabsichtigten; offiziell kommentiert wurde das bislang nicht. (sb)

Regierungsinvestitionen in Halbleiter

Japan greift für TSMCs Japanwerke erneut in den Geldbeutel

Advanced Packaging

Silicon Box investiert 3,2 Milliarden Euro in Norditalien-Standort

(ID:49968503)